Boundary Scan ist ein elektrisches Testverfahren zur Prüfung komplexer Schaltkreise auf bestückten Leiterplatten (z. B. BGAs) mit nur vier Leitungen. Es testet die Umgebung innerhalb eines Schaltkreises und wird auch „Grenzpfadabtastung“ genannt.
Ein Boundary-Scan-IC enthält neben der Kern-Logik eine Steuerlogik, bestehend aus dem Test-Access-Port (TAP) und Boundary Scan-Zellen, die ein serielles Schieberegister bilden. Über den JTAG-Port (Test-Bus) werden die Zellen angesteuert und ausgelesen.
Dieses Verfahren ermöglicht schnelle und zuverlässige Prüfungen von Baugruppen ohne Prüfpads ab dem Prototypenstatus. Es bietet vielfältige Testmöglichkeiten und eine hohe Testabdeckung bei minimaler Adaption.
Unser Fachwissen wird durch die Partnerschaft mit JTAG-Technologies bestätigt.
Unsere Tests decken eine Vielzahl von IC-Bausteinen wie BGAs und QFNs ab.
Wir bieten umfassende Speichertests zur Sicherstellung der Datenintegrität.
Unsere optimierten Prozesse gewährleisten minimale Testzeiten bei hoher Präzision.
Der Boundary Scan ist ein elektrisches Testverfahren, das komplexe Schaltkreise in einer bestückten Leiterplatte prüfen kann (z. B. bei Ball Grid Arrays, kurz: BGAs) und dazu lediglich vier Leitungen benötigt.
Beim Boundary-Scan-Test wird die Umgebung innerhalb eines Schaltkreises geprüft – man spricht auch von der sogenannten „Grenzpfadabtastung“.
Ein Boundary-Scan-IC enthält zusätzlich zu seiner Kern-Logik (Core-Logic) eine Steuerlogik. Diese besteht aus dem Test-Access-Port (TAP) und den Boundary Scan-Zellen. Diese Zellen sind zu einem Schieberegister mit parallelen Ein- und Ausgängen zusammengefasst und bilden einen seriellen Scanpfad. Die Stimulation und das Auslesen der Zellen erfolgen durch den Test-Access-Port (TAP). Angesteuert wird das IC mit vier Signalen über den JTAG-Port (Test-Bus).
Mit diesem Testverfahren können Baugruppen ohne Prüfpads bereits ab dem Prototypenstatus schnell und zuverlässig geprüft werden.
Es werden vielfältige Möglichkeiten für strukturelle oder funktionale Tests geboten – durch eine Kombination der verschiedenen Boundary-Scan-Testarten lassen sich Fehler in der Baugruppe schnell und zuverlässig lokalisieren.
Das Ergebnis: eine sehr hohe Testabdeckung bei minimal notwendiger Adaption!
Aus Gründen der Produkthaftung ist eine sorgfältige Prüfung elektronischer Baugruppen unerlässlich. Null-Fehler-Produktionen sind zwar ein Wunschtraum, aber nicht immer realisierbar.
Aufgrund steigender Bauteildichten, kleiner werdender Bauteilgrößen und des Aufkommens von Mehrlagen-Platinen (Multilayer PCBs) werden Prüfverfahren durch herkömmliche Methoden beträchtlich erschwert. Auf den Gehäuseflächen ist daher oftmals zu wenig Platz für Testpunkte, sodass deren Anzahl reduziert werden muss – zeitgleich darf allerdings keine Testabdeckung verloren gehen.
Dank Boundary Scan können die erforderlichen Testpunkte auf einer Baugruppe verringert oder sogar gänzlich getilgt werden, wodurch wiederum Platz eingespart und das Design des Layouts vereinfacht werden kann. Das Verfahren wurde entwickelt, um auch bei Miniaturisierung strukturelle Tests durchführen zu können.
Der Boundary-Scan lässt sich sehr einfach und universell adaptieren, bietet eine sehr hohe Testabdeckung und ist zeit- sowie kosteneffizient.
Bereits während des Designs können Tests generiert werden, die auch noch in der späteren Produktphase nutzbar sind. Demzufolge können Tests, die bereits für die Design-Verifikation erstellt wurden, für das Prototypen-Debugging und für die Serientests übernommen werden.
Dies ist ein wichtiger Vorteil, da gerade bei der Entwicklung von Elektronik-Baugruppen auch deren spätere Testbarkeit eingeplant werden sollte. Somit reduzieren sich der Testaufwand und Diagnosezeiten auf ein Minimum.
Die einzelnen Testpunkte, die bisher mit Nadeln kontaktiert wurden, werden beim Boundary-Scan als zusätzliche Logik in den integrierten Schaltkreis (integrated circuit, kurz: IC) aufgenommen. Diese Logik wird Boundary-Scan-Zelle oder auch Electronic Nail genannt.
Der Zugriff auf die Boundary-Scan-Zellen wird durch die zusätzliche Steuereinheit TAP (Test Access Port) ermöglicht. Die TAP-Funktion wird wiederum durch drei Steuersignale definiert: TCK (Test Clock), TMS (Test Mode Select), TRST (Test Reset). Zeitgleich schalten die Signale TDI (Test Data Input) und TDO (Test Data Output) die Boundary-Scan-Zellen in eine serielle Schiebekette.
Über diese Schiebekette werden dann in Abhängigkeit zu den Steuersignalen und der ausgewählten Testfunktion Signale auf den Prüfling gesetzt und gemessen. Dabei werden keine Testpunkte und -nadeln mehr benötigt.
Ist der Testzugriff auf die Boundary-Scan-Funktion erst hergestellt, können zahlreiche Prüfungen durchgeführt werden.
Allerdings müssen diese Testmöglichkeiten vom Entwickler der Baugruppe in das Design integriert werden: So ist die Baugruppe mit einer JTAG-Schnittstelle zu versehen und die Boundary-Scan-ICs müssen angeschlossen werden.
Gerne informieren wir Sie bezüglich weiterer Design-Regeln für einen fehlerfreien Betrieb der Boundary Scan Baugruppenprüfung.
Wir sind zertifizierter Partner der Firma JTAG Technologies für Boundary-Scan-Anwendungen und setzen vorrangig auf die Verwendung dieser Systeme.
Zusätzlich bieten wir die Prüfung mittels Boundary-Scan-Equipment der Firma GÖPEL electronic GmbH an.
Durch die Auswahl dieser Systeme garantieren wir Ihnen eine hohe Fehlerabdeckung sowie zeit- und kosteneffiziente Prozesse.
In Ihrem Auftrag führen wir die für Ihren individuellen Bedarf passenden Prüfungen durch.
Der Zugriff auf die Boundary-Scan-Funktion ermöglicht die Durchführung verschiedener Testarten. So zum Beispiel:
